乱序执行OOOE

预取、高速缓存和译码上的努力要通过乱序执行来发挥，乱序执行本身的增强靠的是增加执行单元和乱序记录缓存来实现。

对 比AMD K8，酷睿2的乱序执行的优势体现在三点上，一是记录缓存96 ENTRY VS 72 ENTRY，酷睿2的前端有更高的并发，记录缓存也有4:3的优势。二是调度管理方面相比AMD拆分为24-ENTRY整型跟36-entry浮点，酷睿 2为统一的32entry保留站，三是SSE执行单元数量达到三个，能够最大化利用到宏操作融合的优势，另外，酷睿2的SSE执行单元是128bit位 宽，AMD只有64bit，在执行128bit SSE指令时候酷睿2有压倒性优势

存取也疯狂

酷 睿2强大的前端跟乱序执行带来的是更大的数据吞吐需求，Intel发现如果允许下一次载入（Load）在存储（Store）之前操作，就可以实现载入提速 和降低延迟，其风险在于，存在需要载入尚待存储数据的可能（大约1~2%的几率），这时候就需要浪费20个时钟周期等待重新载入，为此，在酷睿2中加入预 测器可以避免这一场景出现。

预 测器（Predictor）允许在数据存储之前载入，同时冲突检测逻辑（Conflict logic）会扫描乱序缓冲区（Memory reorder Buffer MOB）查找问题，一旦发现立即执行重载入，在最坏的情况下性能会有所损失。根据Intel的说法性能提升幅度可以达到40%，实际执行环境中也能有 10~20%的增速，在整型操作中优势尤为明显。

超线程不再，也没有内置内存控制器

十年后的今天，超线程（HT）和内置内存控制器（IMC）是X86处理器的最基本属性，在当时，前任Pentium4引领过超线程的潮流，对手AMD则率先将内置内存控制器引入了PC领域，但酷睿2一个都没有。

同 步超线程技术（Simultaneous Hyper-Threading SMT）需要在高速缓存中开出更大的缓冲区来满足多出一倍的资源的要求，酷睿2引领时代的前端设计已经是对当时工艺的极限的挑战，超线程实在是心有余而力 不足，内置内存控制器AMD靠的是SOI工艺的的先天优势实现，一旦工艺允许，超线程自然会回来，内置内存控制器也不是问题，后来的nehalem不就是 这么做的么？（原文以超线程优势体现在服务器上和有FB-DIMM内存为由洗地理由并不充分）